Monolithic Power Systems, Inc. · NASDAQ:MPWR
Monolithic Power Systems — Technical Presentation (October 2022)
32 slides from Monolithic Power Systems's technical presentation, October 2022
Slide 1: 電力変換設計における常識を打ち破るEMCテクニック
電力変換設計における 常識を打ち破るEMCテクニック 岩本純一 シニアFAEマネージャー MPSジャパン 2022年10月 rev 20180504
Slide 2: アジェンダ
アジェンダ • はじめに • 試験方法 • 対称型入力コンデンサ • グランドプレーンの分断 • インダクタ下部に銅を配置する • シールド型インダクタ • 入力フィルタとしてのフェライトビーズ • 結論
Slide 3: はじめに
はじめに 多くのセミナーの中で、設計においてEMCを向上させる複数のテクニックを紹 介してきました。 そのテクニックというものは、それが正解かどうか評価するための正確なAB比 較が必ず成立するものではありません。 EMCは「設計に左右される」トピックであり、常に適用さ れる物理法則もあります。しかしながらある設計について 有用なものが他の設計には最適ではない場合もあります。 当プレゼンテーションでは、これまでのセミナーでご紹介 した、もっとも普遍的なEMCのヒントの常識を覆すための 工夫をいくつかご紹介します。
Slide 4: 試験方法
試験方法 それぞれ独立した設計テクニックにおける効果を正しく追及するため、同じようなレイアウト でありながらも相違点のある1セットのPCBを設計しました。 43XX 標準的なリファレンスPCB
Slide 5: 試験方法
試験方法 すべてのPCBは同じ回路図に基づいていますが、 特定のケースでは部品が異なるフットプリントに集約されています。 MPQ43XX 標準的な参照回路図
Slide 6: 試験方法
試験方法 入力ハーネスはCISPR25標準に準拠しています。 出力レジスタは短いケーブルでPCBに接続されています。 試験用セットアップ
Slide 7: 対称型入力コンデンサ: ここでの「常識」とは?
対称型入力コンデンサ: ここでの「常識」とは? 入力コンデンサを対象に配置するとき、2つの相反する電流ループが 生成され、dl/dtによって生成された磁界が相反する方向に作用する ため互いを打ち消しあう。
Slide 8: 対称型入力コンデンサ: 試験方法
対称型入力コンデンサ: 試験方法 対称型Cin 対称型Cin 非対称型Cin 非対称型Cin 高周波コンデンサ無し 高周波コンデンサ無し 高周波コンデンサ有り TB6 TB6’ TB3’ TB3
Slide 9: 対称型入力コンデンサ: 試験結果
対称型入力コンデンサ: 試験結果 CISPR25 クラス5: CE平均値計測 2dB 3dB 2dB TB6: 100nFの対称型Cin TB6’: 100nF無しの対称 型Cin TB3’: 100nF無しの非対 称型Cin TB3: 100nFの非対称型 Cin FM帯において対称型Cinは常により良い値。 低周波数では 100nFコンデンサ付きのほうが常により良い値。 違い無し
Slide 10: 対称型入力コンデンサ: 試験結果
対称型入力コンデンサ: 試験結果 CISPR25 クラス5: REログ平均値計測 (垂直方向) TB6: 100nFの対称型Cin TB6’: 100nF無しの対称 2 型Cin 3 TB3’: 100nF無しの非対 1 4 称型Cin TB3: 100nFの非対称型 Cin 1および3において、対称型Cinは~8dB良い値 2において、対称型Cinは~8dB良くない値。4において~3dB良くない値。 100nFコンデンサは常により良い値
Slide 11: 対称型入力コンデンサ: 常識破壊
対称型入力コンデンサ: 常識破壊 • 対称型入力コンデンサは、伝導性エミッション試験にとって重要なFM帯におけるEMIを改善す るのに役立ちます。 • 放射エミッション試験において、対称型入力コンデンサは、他の条件においてパフォーマンス が下がったとしても、多くの帯域においてエミッションを改善します。寄生インダクタが下が ることにより、共振がより高い周波数へと移動します。 • 100nFコンデンサは、ほとんどすべての周波数において役立ちます。 • 対称型コンデンサが問題を引き起こしがちな多くの帯域でも、フェライトビーズや後述の手法 を使って改善することが可能です。
Slide 12: グランドプレーンの分断: ここでの「常識」とは?
グランドプレーンの分断: ここでの「常識」とは? GNDプレーンにおける逆流電流はソース設置型コンダクタの隣に集中するが、 一部はプレーンのより広い表面に広がっていく。より大きなカレントループは 磁気アンテナを形成し、分散する。基板のGNDの残りの部分からホットループ のGND部分を切り離すことで、カレントループは小さくなり、エミッションは 低くなる。 プレーン 電流密度は低いがゼロではない 分断
Slide 13: グランドプレーンの分断: 試験方法
グランドプレーンの分断: 試験方法 トップレイヤ PGNDを トップレイヤ PGNDを PGNDを トップレイヤの GNDを分断 分断 GNDを分断 分断 分断 分断無し 内部レイヤGNDを分断 ソリッド内部レイヤGND ソリッド内部レイヤGND ソリッド内部レイヤGND TB6 TB11 TB12 TB13
Slide 14: グランドプレーンの分断: 試験結果
グランドプレーンの分断: 試験結果 CISPR25 クラス5: CE平均値計測 TB6: すべてのGNDを 分断 TB11: 内部GND以外を 分断 TB12: 内部およびトップ のGND以外を分断 TB13: 分断無し より低い周波数でも同じ。想定内 違いは無し!
Slide 15: グランドプレーンの分断: 試験結果
グランドプレーンの分断: 試験結果 CISPR25 クラス5: REログ平均値計測 (垂直方向) TB6: すべてのGNDを 分断 TB11: 内部GND以外を 分断 TB12: 内部およびトップ のGND以外を分断 TB13: 分断無し GNDを複数個所で分断すると結果が悪化。一番いいのはPGNDでの局所分断。 PGNDを分断するかそうでないかの違いは、すべての帯域で最小限にとどまる。
Slide 16: グランドプレーンの分断: 常識破壊
グランドプレーンの分断: 常識破壊 • 電力変換回路でGNDプレーンを分断するこ とは、EMIに大幅な改善をもたらさない(<1 dBµV/m)。 • GNDプレーンを複数個所で分断することは、 GNDインピーダンスの悪化をもたらし、基 板のパフォーマンスを悪化させる。 • IC近辺のPGNDを分断すると、抵抗温度係数 RJ-A が増加する。
Slide 17: インダクタの下に銅を配置する: ここでの「常識」とは?
インダクタの下に銅を配置する: ここでの「常識」とは? インダクタによって放出された磁界は、コンダクタに垂直に接触するとき、渦 電流を生成する。 この渦電流は熱という形で損失を発生させ、インダクタンスの効率を低減させ る。しかしながら、渦電流はインダクタが発生させるのとは相反する磁界を生 成する。インダクタの下に銅を配置することで、ほとんどの磁界は取り込まれ 渦電流となり、エミッションは低くなる。
Slide 18: インダクタ下に銅を配置: 試験方法
インダクタ下に銅を配置: 試験方法 TB6 TB8 TB9 TB10
Slide 19: インダクタ下に銅を配置: 試験結果
インダクタ下に銅を配置: 試験結果 CISPR25 クラス5: CE平均値計測 5dB TB6: Lの下に銅を配置 8dB TB8: 上部の銅無し TB9: 内部および上部の銅 無し TB10: 銅無し インダクタ下の上部に銅を配置した基板は、 基本周波数および高周波においてより良い性能となる。
Slide 20: インダクタ下に銅を配置: 試験結果
インダクタ下に銅を配置: 試験結果 CISPR25 クラス5: REログ平均値計測 (垂直方向) 4dB 9dB TB6: Lの下に銅を配置 TB8: 上部の銅無し TB9: 内部および上部の銅 無し TB10: 銅無し インダクタの下、上部に銅を配置した基板は、 ほとんどの高周波帯においてパフォーマンスが悪化。
Slide 21: インダクタの下に銅を配置: 分析
インダクタの下に銅を配置: 分析 VIN CLp 8pF Q1 V トップレイヤのインダクタ下の同エリアは SW t L Voutである。渦電流はそこに誘導される。 CSWp COUT Q2 CDS CPCB SWとVoutの間の寄生容量はこの領域で増加 する。 17mm2 1.7pF 6mm2
Slide 22: インダクタの下に銅を配置: 常識破壊
インダクタの下に銅を配置: 常識破壊 CEにおける試験結果は、インダクタ直下に銅を置くと放射ノイズが 低減することを示しています。 REにおける試験結果は、インダクタ直下に銅を置くと放射ノイズが 増加することを示しています。これはGNDの代わりに銅がVoutに なっていることで発生します。
Slide 23: シールド型インダクタ:ここでの「常識」とは?
シールド型インダクタ:ここでの「常識」とは? シールド型インダクタは、非シールド型またはセミシールド型インダクタと 比べて、常により良いEMCパフォーマンスであると考えられている。 シールド型 セミシールド型 (モールド) (エポキシコーティング)
Slide 24: シールド型インダクタ: 試験方法
シールド型インダクタ: 試験方法 全般の試験のために使用されている標準のモールド型インダクタ (MPL- AL4020-1R0) を、セミシールド型 (MPL-SE4030-1R0)に変更 Cp=8pF Cp=3pF
Slide 25: シールド型インダクタ: 試験結果
シールド型インダクタ: 試験結果 CISPR25 クラス5: CE平均値計測 TB6: モールド型 9dB TB15: セミシールド型 セミシールド型インダクタは低周波数時にかなり良く、 FM帯でも有効
Slide 26: シールド型インダクタ: 試験結果
シールド型インダクタ: 試験結果 CISPR25 クラス5: 単極平均値計測 TB6: モールド型 4dB TB15: セミシールド型 セミシールド型インダクタのほうが少ないE磁界を放出
Slide 27: シールド型インダクタ: 試験結果
シールド型インダクタ: 試験結果 CISPR25 クラス5: RE ログ平均値計測 (垂直方向) TB6:モールド型 TB15:セミシールド型 320MHzでの共振を除き、全体的にセミシールド型のほうが 良い数値となった。
Slide 28: シールド型インダクタ: 分析
シールド型インダクタ: 分析 E磁界輻射用の 大きな領域 シールド型 (モールド型) セミシールド型 (エポキシコーティング) ACR ACR Cp=3pF Cp=8pF
Slide 29: シールド型インダクタ: 常識破壊
シールド型インダクタ: 常識破壊 これまでの経験から見てきたように、いくつかのケースではシールド型のインダクタ はEMCのテスト結果を向上させます。 この試験では、シールド型のインダクタはセミシールド型のものより悪いEMIを示した。 これはインダクタの構造によるものです。 それぞれの構成はユニークであり、早い段階で試験をして、どの製品がベストである か確かめる必要があります。すべてインダクタが同じようには作られていません。 低放射量 (出所: Christian Kueck)
Slide 30: 追加計測: フィルタをインダクタからフェライトに変えた場合
追加計測: フィルタをインダクタからフェライトに変えた場合 CISPR25 クラス5: CE 平均値計測 TB15: 1uHインダクタを 使用したL2 TB15: フェライトビーズ を使用したL2 フェライトビーズは基本周波数においてより少ない減衰となるが、 これはFM帯においても同様である。
Slide 31: 追加計測:フィルタをインダクタからフェライトに変えた場合
追加計測:フィルタをインダクタからフェライトに変えた場合 CISPR25 クラス5: RE ログ平均値計測 (垂直方向) TB15: 1uHインダクタを 使用したL2 TB15:フェライトビーズ を使用したL2 フェライトビーズはすべての周波数帯において 放射性EMIを改善する。
Slide 32: 結論
結論 • 紹介した数多くのEMCに対する提案が、すべての設計に対して有効であるわでけ はありません。実際にはいくつかの影響要素があります (PCBのサイズ、負荷タイ プ、ハーネスなど)。 • 設計が正しく行われているかどうか確かめる方法は、開発の早い段階でテストを 行うことです。 • 対称型入力コンデンサを選択する、100nFコンデンサを足す、適切なインダクタを 選択するなど、代表的なEMCのグッドプラクティスからスタートしましょう。 • 初期設計をテストし、何が弱点なのか見極めましょう。特定の周波数での問題を 解決するプランを練りましょう。 • 改善案を実行し、システムが正しく動作しているか
Monolithic Power Systems — Technical Presentation (October 2022) on 6ix