Ulvac, Inc. · TSE:6728
Ulvac — Investor Presentation (October 2025)
44 slides from Ulvac's investor presentation, Oct 3, 2025
Slide 1: アルバック IRセミナー 2025
アルバック IRセミナー 2025 半導体電子分野のさらなる成長を目指して 2025年10月3日 将来見通し等に関する記述についての注意事項 将来見通しについて 本資料に記載の業績見通しならびに将来予測は、現在入手可能な情報に基づき作成されたものです。世界経済 情勢、半導体・電子部品・FPD・原材料などの市況、設備投資の動向、急速な技術革新への対応、為替レートの 変動など様々な要因により、実際の業績・成果等はこれらの見通し・将来予測と大きく異なる可能性があることをご 承知おきください。 本資料について 本IRセミナー資料および説明は、技術的な目的で作成されたものではなく、投資家の皆様にご理解い
Slide 2: 基本方針・目指す姿：新中長期経営計画 ～バリューアッププラン～
基本方針・目指す姿：新中長期経営計画 ～バリューアッププラン～ 成長戦略 半導体電子中心の事業ポートフォリオの選択と集中 • 半導体電子への注力加速 • 事業間シナジーを活用した新たな半導体電子関連ビジネスの創出 • M＆A等を活用したビジネス拡大 約1,100億円UP 31/6期までの 連結売上高増加額 Copyright© 2025, ULVAC, Inc. All rights reserved 2 当社は、8月に新たな中長期経営計画を発表いたしました。その中で、成長戦略として半導体電子を 中心とした事業ポートフォリオの選択と集中を掲げております。 半導体電子分野への注力を一層加速させる
Slide 3: 本日のアジェンダ
本日のアジェンダ 1 半導体プロセス拡大に向けた取り組み 16:05－16:20 上席執行役員 半導体装置BU長 近藤 智保 2 先端パッケージングの新たな取り組み 16:20－16:35 上席執行役員 岩井 治憲 半導体電子事業本部 営業2部 久保 純也 3 表面分析装置の強みと今後の展開 16:35－16:50 執行役員 アルバック・ファイ（株）代表取締役社長 高橋 明久 製品戦略部長 宮山 卓也 4 質疑応答 16:50－17:10 Copyright© 2025, ULVAC, Inc. All rights reserved 3 3
Slide 4: 半導体プロセス拡大に向けた取り組み
半導体プロセス拡大に向けた取り組み 上席執行役員 半導体装置BU長 近藤 智保 Copyright© 2025, ULVAC, Inc. All rights reserved 4 半導体ビジネスユニット長の近藤でございます。 本日はULVAC成長戦略における半導体前工程分野への取り組みをご紹介させていただきます。 4
Slide 5: 先端Logic Foundry Technology Roadmap
先端Logic Foundry Technology Roadmap » 新中長期経営計画 31年6月期までの６年間に半導体デバイスの構造は大きな変化を遂げる » パターニング工程の増加、新材料の採用等、当社の得意とするPVD成膜工程の参入機会は拡大 2022 2025 2026～ 2028～ 2030～ 2032～ N3 N2 A16/14 A10 A7 A5 M0=23-26nm M0=22nm M0=21nm M0=18-21nm M0=18-20nm M0=14-18nm BEOL M0 M0 M0-M3 M0 Cu SD DME Ru+AG Ru+AG AR3 Ru+AG AR3 M
Slide 6: 当社 ハードマスク工程の波及と他工程への応用
当社 ハードマスク工程の波及と他工程への応用 技術課題 新中長期経営計画で x 2倍以上の成長 顧客技術ニーズに応える技術開発により＞300台の装置受注 他工程波及 装置出荷台数の拡大イメージ 成熟Logic Top Makerに 評価機を導入 先端Logic 13年6月期 19年6月期 20年6月期 21年6月期 22年6月期 23年6月期 24年6月期 25年6月期 26年6月期 27年6月期 28年6月期 29年6月期 30年6月期 31年6月期 先端Logic 顧客ニーズに応える技術 先端Logic量産採用 成熟Logic 他工程波及 高密度・低Particle・応力制御 MHM開発
Slide 7: 当社の先端半導体開発体制
当社の先端半導体開発体制 » 先端半導体デバイス開発の強化：テクノロジセンター平澤(韓国)の開所に加え、ベルギー Imecのプログラムに 参加開始、より先を見据えた開発体制を構築 先端顧客開発拠点 先端半導体研究機関 半導体電子技術研究所 Technology Center平澤 （2025年参加） （1990年設立） （2024年設立） ～N+2 N+2～N+1 N+1 N 先端技術センシング 装置開発 顧客JDP/JEP 量産性・歩留まり改善 開発Collaboration プロセス開発 開発POR/量産POR CS Support 早期センシングによる十分な助走 開発引合い 開発装置選定
Slide 8: 半導体・ロジック 成長ロードマップ
半導体・ロジック 成長ロードマップ 技術トレンド 当社強み 中長期目標 微細化進展 当社強み ストレス制御 ハードマスクPVD＋ 新材料の導入 低パーティクル成膜 金属配線工程奪取で 低温成膜技術 シェア確立 • 5ナノ、3ナノのデファクトスタン ダードであるメタル・ハードマスク 成長ロードマップ 新材料・低抵抗成膜技術の展開 技術を軸に、ハードマスク用途 と応用技術プロセスにてシェア 低抵抗新材料 確立 • PVDが最も多く使わ れてい る 金属配線工程の参入・拡大を 先端ロジック 金属配線工程獲得 目指す 実績あり Cu配線 Al・W工程 受注高 （億円） 約 2.4 倍 400 ストレス
Slide 9: 先端Logic向け将来技術開発の一例
先端Logic向け将来技術開発の一例 » Ru DME工程における Hardmask 用途例 CVD PVD Amorphous Si PVDとCVDの比較 Trimming時の型崩れ 密度、Si純度、低成膜温度、低放出ガス CVD PVD パターン転写時に不利 型崩れ耐性、パターン転写に優位 成膜温度 High Low 純度 Low High 不純物(水素) High None 硬度 Low Mid 膜厚 thick mid マイクロブリッジや欠損に対して有効 パターニング精度 Bad Moderate 温度耐性 Moderate High 形状維持 Low Moderate 成膜パーティク
Slide 10: メタル配線工程向けスパッタリング技術 ～Logic～
メタル配線工程向けスパッタリング技術 ～Logic～ » Logic分野における配線層の微細化、多層化による機会増加 ～2024 2025 2026 2027 2028 大 Conventional AP Magnet Target Pla sma Wafer Stage Long TS+SIS Longer TS+SIS 量産採用済 Magnet Magnet Target Target BEOL Pattern Dimension Wafer Stage Wafer Stage LTS+SIS LTS+SIS with New Magnet New Magnet+Collimator MO
Slide 11: 半導体・メモリ 成長ロードマップ
半導体・メモリ 成長ロードマップ 技術トレンド 当社強み 中長期目標 微細化進展 当社強み 低パーティクル成膜 3D構造の加速 ストレス制御 メモリ工程のシェア 最大化 新材料の導入 高密度成膜 • 韓国トップメーカーとの共同開 発加速による工程数拡大 成長ロードマップ CVD・ALDインテグレーション （テクノロジーセンター活用） 先端メモリメーカーと開発中 • 新材料及び新構造に対応した ソリューションの提供による工程 新材料・低抵抗成膜技術の展開、中工程配線の展開 拡大 実績あり Cu Bonding 新材料 受注高 （億円） 600 約 3.6 倍 金属膜工程・HM工程等の最先端メモリ
Slide 12: メタル配線工程向けスパッタリング技術 ～Memory～
メタル配線工程向けスパッタリング技術 ～Memory～ » Memory分野における配線層の微細化、多層化、HBM総数増加/CBA等新構造採用に伴い機会増加 ～2024 2025 2026 2027 2028 大 Conventional Magnet Target Pla sma Wafer Stage Long TS+SIS Longer TS+SIS 量産採用済 Magnet Magnet Target Target Pattern Dimension Wafer Stage Wafer Stage LTS+SIS LTS+SIS with New Magnet New Magnet+C
Slide 13: Imec Programへの参加と今後の協業
Imec Programへの参加と今後の協業 » ベルギーに拠点を置く先端半導体開発機関ImecのProgramへの参加を決定 » 同機関の知見、開発インフラを活用し、次世代以降の最先端半導体デバイス開発を加速させる Copyright© 2025, ULVAC, Inc. All rights reserved 13 最後に、ImecのProgram参加に関して概要を説明します。 先に説明した通りですが、2026年6月期（今期）のQ1にベルギーの最先端半導体開発機関であ るImecのProgram(NANO IC Program=MOL/BEOLをカバー）への参加を開始しました。 Imecを
Slide 14: 成長戦略 半導体の成長シナリオ
成長戦略 半導体の成長シナリオ » 実績のあるハードマスク技術や金属成膜技術を基盤に、重要顧客のPOR*数を増加し、新工程の獲得による シェア拡大を図り、31/6期：受注1,000億円以上を目指す 成長戦略 DRAM NAND Logic CS(半導体) ① HM技術の応用で高密度成膜による機能膜へ 受注高 1,000億円以上 ② HM工程Top Makerの地位確立とCu配線波及 約 2.8倍 ③ 先端Logic Cu配線 / Post-Cu配線工程獲得による PVD Marketシェア拡大 ④ CS事業拡大と深化 630億円 重要顧客POR数 約 2.0倍 50以上 359億円 25 25
Slide 15: 先端パッケージングの新たな取り組み
先端パッケージングの新たな取り組み 上席執行役員 岩井 治憲 半導体電子事業本部 営業2部 久保 純也 岩井です。では、先端パッケージングの取り組みについてご説明します。
Slide 16: 成長戦略 電子デバイスの成長シナリオ
成長戦略 電子デバイスの成長シナリオ » パッケージングビジネスの活発化、パワーデバイス投資の回復等で1,000億円以上のビジネス規模へと拡大、 更なる成長を目指す 具体的な成長戦略 Power パッケージング その他 CS電子 ① SiC向けスパッタ・イオン注入に加え、GaN量産対応 受注高 による適応拡大 1,000億円以上 約 2.8倍 ② 先端パッケージングの投資拡大・新工程獲得 ③ 通信機器の小型化に貢献するTFLN（薄膜リチウムニオブ酸） エッチング量産対応による光電融合ビジネス展開 720億円 ④ CS事業拡大と深化 顧客数 商談件数 約 2.3倍 約 2.0倍 345億円 25
Slide 17: 1.先端パッケージングについて
1.先端パッケージングについて 2.先端パッケージに使われる表面処理技術 Copyright© 2025, ULVAC, Inc. All rights reserved 17 改めて、先端パッケージングに求められる技術についてご説明します。 17
Slide 18: AI半導体に求められるパッケージングに必要な要素
AI半導体に求められるパッケージングに必要な要素 スピード 冷却能力 丈夫さ 量産性 Copyright© 2025, ULVAC, Inc. All rights reserved 18 AI半導体は、大量のデータを扱い大きな熱を出すため、パッケージの工夫が欠かせません。 先端パッケージング技術に求められる条件は4つです。 1つ目は速さ。細かい配線で信号をたくさんやりとりすること。 2つ目は冷却。熱を効率よく逃がすこと。 3つ目は丈夫さ。積層したチップを長く安定して動かすこと。 4つ目は量産性。世界的な需要に応えるため、大量に安定して作れることです。 18
Slide 19: 先端パッケージングの役割と技術の進化
先端パッケージングの役割と技術の進化 パッケージングの役割(配線を微細に短く高密度に接続) 2次元3次元配置と配線接続技術の進化 従来方式 先端パッケージング 2.X D 3D ワイヤー接続 はんだバンプ接続 ハイブリッドボンディング チップB チップ チップ 例； チップA 例； 12stack 16stack HBM HBM Copyright© 2025, ULVAC, Inc. All rights reserved 19 チップ自体を高性能にすることはもちろん大事ですが、AI半導体ではチップをどう並べ、どう積み重ねる かによっても性能が大きく変わります。昔はワイヤーでつなぐ方法が主流
Slide 20: 先端半導体実装に活用される当社の保有技術
先端半導体実装に活用される当社の保有技術 インターポーザ用デスカム処理 電極形成スパッタリング Packaging基板用デスミア処理 Packaging基板用シードスパッタリング ガラス加工用エッチング(光導波路形成) 微細微細パターニング用エッチング TGV ガラス基板穴加工エッチング プラズマダイシング TSVエッチング(シリコン基板貫通加工) 表面クリーニング 親水化処理 プラズマ表面活性化(ハイブリッドボンディング) Copyright© 2025, ULVAC, Inc. All rights reserved 20 半導体チップをつなぐには、チップそのものだけでなく、それを支える基
Slide 21: 2.先端パッケージに使われる表面処理技術
1.先端パッケージングについて 2.先端パッケージに使われる表面処理技術 Copyright© 2025, ULVAC, Inc. All rights reserved 21 久保です。 それでは、先端パッケージに使われる表面処理技術について、ご説明します。 21
Slide 22: 先端パッケージに求められる積層構造のポイント
インターポーザとDescum処理 先端パッケージに求められる積層構造のポイント 積層実装に求められるポイント 表面が平らであること Bad Connection Good Connection クリーンでよく密着できること 歪みあり、汚れあり きれいで平ら Vs. 材料を劣化させないこと 熱と電気を効率よく伝えること Copyright© 2025, ULVAC, Inc. All rights reserved 22 下の図は、チップを三次元に積み重ねるイメージです。 スマートフォンやAIに使われる半導体は、速く、そして省エネで動かすために、小さなチップをたくさん積み 重ねる必要があります。
Slide 23: 接続技術のトレンド
接続技術のトレンド 半導体をつなぐ3つの方法 －より小さく、密に、薄く－ 配線 接続 通信 密度 厚み 速度 1 1 遅 バンプ （用途例）基板接続・大電流用途 マイクロバンプ （用途例）HBM 積層メモリ ハイブリッドボンディング 1 （用途例）次世代HBM・先端3D-IC 1000倍 高速 100 Copyright© 2025, ULVAC, Inc. All rights reserved 23 こちらのスライドは、AI半導体で使われる接続技術の例です。 まず“バンプ” は、 大きなはんだ玉でチップと基板をつなぐ基本の方法です。 “マイクロバンプ”はより小さな玉で、細かく配線できます。
Slide 24: HBMでの接続方法の進化
接続技術のトレンド HBMでの接続方法の進化 ①マイクロバンプ接続 ②ハイブリッドボンディング GPU HBM 接続厚み ≈ 数μ以下 接続厚み ≈ 数十μ Interposer Packaging 基板 Copyright© 2025, ULVAC, Inc. All rights reserved 24 こちらはAI半導体に使われるHBMメモリの接続技術です。 マイクロバンプ接続では、はんだの粒でチップを積み重ねます。接続部の厚みは数十µmあり、積層全 体も厚くなります。 次世代のハイブリッドボンディングでは、はんだを使わず直接接続することで、接続厚みを数µm以下に でき、より薄く、より多
Slide 25: バンプ接続を安定させる表面処理
バンプ接続で使われる表面処理技術 バンプ接続を安定させる表面処理 バンプ接続 表面処理 アンダーフィル充填 薬液、UV、 プラズマ等 Chip Chip Chip Interposer Interposer Interposer クリーニング アンダーフィル 親水処理 今後チップ・基板のギャップが狭くなる/大型化が進むと ×処理にムラがでる 薬液、UV、 ×隅々まで処理が行き届かない プラズマ等 課題 × Chip ××× ××× Interposer Package Substrate Interposer Copyright© 2025, ULVAC, Inc. All rights re
Slide 26: 当社プロセス：真空 ＋ ラジカル
バンプ接続で使われる表面処理技術 当社プロセス：真空 ＋ ラジカル 真空 Chip Chip Interposer Interposer キャリアウエハ・ダイシングテープ ラジカル :高い反応性 真空 :無駄な衝突を防ぐ 当社プロセス装置 衝突ですぐに消滅 ラジカルの効果を持続 親水化処理とは 処理前 処理後 水をはじいている状態を 水がなじむ状態にすること Copyright© 2025, ULVAC, Inc. All rights reserved 26 当社は、真空プラズマ技術を活用することで、ラジカルを効率的に使い、均一で強い接続を実現するプ ロセスを提供しています。 「ラジカル」と
Slide 27: ハイブリッドボンディングの応用と課題
接続技術：ハイブリッドボンディング ハイブリッドボンディングの応用と課題 ①マイクロバンプ接続 ②ハイブリッドボンディング Chip Chip Chip Chip メリット 課題 • 配線密度を増やすことができる • 高精度な表面処理と位置合わせが必要 • バンプ分の厚み分薄くなる • 量産化に向けたプロセス最適化が課題 高性能半導体への応用に期待 量産に向けたプロセス最適化に期待 パッケージング用途に向けた設備最適化や量産実証が必要 Copyright© 2025, ULVAC, Inc. All rights reserved 27 次に、2番目のハイブリッドボンディングについてです。 こ
Slide 28: ハイブリッドボンディングの種類
ハイブリッドボンディングで使われる活性化処理技術 ハイブリッドボンディングの種類 W to W (Wafer to Wafer ) D 2 W (Die to Wafer ) 当社注力 ・ ・ ・ ・ Wafer Wafer Wafer 個片化チップ(Die) ・ 不良ダイ ・良品ダイ KGD (Known Good Die) の選別 ・複数種のチップの搭載 高速に多くのチップを貼り付け可能 良品チップ選別・異種チップ組み合わせ可能 成熟しており、今も進化している 量産化開発が進んでいる Copyright© 2025, ULVAC, Inc. All rights reserved 28 ハ
Slide 29: ハイブリッドボンディングで使われる活性化処理技術
ハイブリッドボンディングで使われる活性化処理技術 D2W接合 Wafer 当社工程 個片化チップ(Die) CMP Dicing Plasma Water Cleaning Transfer Bonding Pressure Thinning Activation Pick Place Annealing Hybrid bondingに欠かすことのできない中間工程 強み • 優しいプラズマでチップの特性を変えることなく、基板表面の反応性を向上 • 個片化されたチップに均一に処理することのできる専用装置 Copyright© 2025, ULVAC, Inc. All rights reserv
Slide 30: アドバンスパッケージング向け表面処理と当社装置の役割
インターポーザとDescum処理 アドバンスパッケージング向け表面処理と当社装置の役割 バンプ接続における役割 ハイブリッドボンディングにおける役割 より狭い領域 D2W 親水性 活性化 ダイシングフレーム対応 ダイシングフレーム対応 ラジカル処理 プラズマコントロール 当社の役割 表面状態を整える 安定した装置供給 最適なプロセス提供 Copyright© 2025, ULVAC, Inc. All rights reserved 30 私たちの役割は大きく2つあります。 ひとつは、半導体をつなぐ前の「表面を最適に整えるプロセス」を提供することです。親水性やラジカル 処理、活性化などの技術を
Slide 31: 表面分析装置の強みと今後の展開
表面分析装置の強みと今後の展開 執行役員 アルバック・ファイ（株）代表取締役社長 高橋 明久 製品戦略部長 宮山 卓也 高橋です。 当社については、馴染みが薄い方も多いのではと存じます。そこで、2分弱にまとめた紹介ビデオを用意 させていただきました。まずは、こちらをご覧ください。
Slide 32: ULVAC-PHI 会社紹介ビデオ
ULVAC-PHI 会社紹介ビデオ CLICK HERE このプレゼンテーション又は提案は、アルバック・ファイ株式会社の知的財産に基づくものです。 This presentation or proposal is based on the intellectual property of ULVAC-PHI, INC. COPYRIGHT Ⓒ 2025 ULVAC-PHI, Copyright© 2025, ULVAC, Inc. INCORPORATED, All All rightsreserved. rights reserved 32
Slide 33: ULVAC-PHI
ULVAC-PHI PHI Gr. ・AES オージェ電子分光法, XPS X線光電子分光法, SIMS 二次イオン質量分析法（TOF-SIMS, Q-pole-SIMS）の 3手法の表面分析技術(Hardware, Software)を有している世界唯一の企業 ・表面分析機器のTOP企業で、国立研究開発法人, 世界TOP企業へ納入実績（納入2000台～、稼働1300台～） ・ULVAC-PHIは研究開発用の表面分析機器で培ったXPSの技術を活用し、2027年6月期に 半導体量産ライン向けXPS検査装置の製品化に挑戦、分析機器と検査装置で世界TOP企業を目指す Auger electron s
Slide 34: ULVAC-PHI 沿革
ULVAC-PHI 沿革 1969年5月 ミネソタ大学のR. E. Weber博士によりPHYSICAL ELECTRONICS（PHI）が創業 ・世界初の商用AES表面分析機器を開発 ・その後、XPS、SIMSがラインアップとして加わり、表面分析サプライヤーとしての地位を確立 1971年4月 日本真空技術株式会社（現 株式会社アルバック）が、PHIとの総代理店契約を締結 創業者 Dr. R. E. Weber 1982年11月 University of Minnesota PHIと日本真空技術株式会社は、合弁会社アルバック・ファイ株式会社（ULVAC-PHI）を設立 2003年2月 PHI
Slide 35: ULVAC-PHI 存在価値と強み
ULVAC-PHI 存在価値 「目に見えないものをデータ・情報に変える」ことで重要な意思決定を支えるデータ・情報を提供 強み ① 高精度で幅広い表面分析手法を有する技術 ② 分析機器のトータルコーディネート Hardware : 検出限界に挑戦 アルバック・ A社 B社 C社 D社 E社 Software : 信号をデータ・情報に変換 System : 一貫したバリューチェーン ファイ XPS ● ● ● ● （X線光電子分光法） AES 分 ● ● （オージェ電子分光法） 析 手 法 TOF-SIMS ● ● SIMS （最表面分析） （二次イオン 質量分析法） D-SIMS ● ● （深さ
Slide 36: Core技術：表面分析技術とは
Core技術：表面分析技術とは » 表面数nmの領域で元素組成、化学状態、分子構造の分析が可能 » 二次元分布観察(イメージング)、深さ方向分析を組み合わせて、材料の評価が可能な技術 オージェ電子分光分析装置 X線光電子分光分析装置 二次イオン質量分析装置 AES (Auger electron spectroscopy) XPS（X-ray photoelectron spectroscopy） SIMS（Secondary ion mass spectrometry） 励起源 電子線（e-) X線（Al Kα線など） 一次イオン線（Cs, O2, Bi等） 検出信号 Auger電子 光電子
Slide 37: Core技術：表面分析技術とは XPS
Core技術：表面分析技術とは XPS（X線光電子分光法） X線を物質に当てることで、そのエネルギーを受けた物質中の電子が飛び出す 現象（光電効果）を利用した分析方法 光電子 XPSが表面に敏感な手法である理由 • 電子は物質内でエネルギーを失って減衰 表面近傍のみ脱出可能 • 物質内で移動できる距離はせいぜい数nm 光電子 物質内で消失 （減衰） XPSに必要な技術 • X線源 • 光電子アナライザー • 超高真空（アルバックのコア技術） 37 XPS、X線光電子分光法とは、X線を固体表面に照射し、そのエネルギーを受けた物質中の電子が飛 び出す現象（光電効果）を利用した分析手法です。 飛び出
Slide 38: 表面分析のベネフィット：薄膜の膜厚計測
表面分析のベネフィット：薄膜の膜厚計測 Si2ｐ スペクトル Si-O Si-O Si 光電子強度 光電子強度 光電子強度 Si-O Si Si 0 108 106 104 102 100 98 96 0 108 106 104 102 100 98 96 0 108 106 104 102 100 98 96 結合エネルギー 結合エネルギー 結合エネルギー ① ② ③ SiO2 （シリコン酸化膜） SiO2 SiO2 Si（シリコン） Si Si SiO2膜厚 厚い 薄い （10 nm 程度） （1 nm 以下） Si基板からの信号強度 弱い 強い 10nm以下の薄膜に対して厚さ評価が可能
Slide 39: 表面分析技術：半導体評価に必須の技術
表面分析技術：半導体評価に必須の技術 XPS SIMS トランジスタ（ 組成の非破壊でゲート酸化膜の膜厚評価 ソース/ドレイン形成のためのイオン注入評価 数nmの膜厚評価 ppbレベルのDopant評価 非常に微量のドーパント（不純物元素）を評価・測定 Cs ULVAC- PHI, Inc . 21 199 9/03/ 26 Asin Si008.saf 6 10 10 3keV Cs, 480 nA 75As+28Si 20 5 10 30Si 10 Source FEOL Channel 19 4 Drain 10 10 econd econd ountsPer S ountsPer S
Slide 40: 表面分析技術が用いられるフィールド
表面分析技術が用いられるフィールド 燃料電池 鉱物 高分子 半導体 ガラス 触媒 バイオ 製薬 ペロブスカイト 太陽電池 金属 ディスプレイ リチウムイオン電池 40 表面分析技術は半導体分野にとどまらず、さまざまな分野で幅広く活用されています。 先程、高橋からご説明した、最先端の表面分析の技術を活用して、「目に見えないものをデータ・情報 に変える」ことで産業の発展に貢献してまいります。
Slide 41: Lab to Fabへの挑戦
Lab to Fabへの挑戦 » 既存Lab型での経験と実績（シェアNo.1）を活かし、半導体電子との事業間シナジー等により、製造プロセス高度化による 分析の重要度が高まるFab型へ“XPS”を本格投入し、検査装置市場におけるグローバルポジションの確立を目指す 市場環境 技術・要求トレンド 当社強み 半導体製造工程は10年間で倍増し、 中でも検査工程は4倍に 微細化進展に伴う工程数UP 表面分析専業メーカーの実績 Metrology steps Other 3,000 歩留まり改善ニーズの高まり R&D～サービス一貫体制 4.2倍 Steps 2,000 1,000 品質管理の重要度向上 So
Slide 42: 分析機器と検査装置の要求仕様の違い
分析機器と検査装置の要求仕様の違い 分析機器 検査装置 TAKT TIME 不問 必須 測定対象（材料・構成） 未知 既知 測定方法 破壊 非破壊 42 繰り返しお伝えしていますが、私たちはこれまで分析機器のビジネスをして来ました。 分析機器と検査装置で使われるコア技術は同じですが、装置としては要求仕様が異なります。 分析機器ではTakt Timeの制約はありませんが、検査装置では単位時間内に計測する数が決まって います。 また、分析機器は分からないものをデータ・情報化するため幅広く検出することが必要ですが、検査装 置ではおおよその構造が分かった上で、膜厚や組成を確認します。 検査方法について
Slide 43: 半導体電子BUとULVAC-PHIの事業間シナジー
半導体電子BUとULVAC-PHIの事業間シナジー 両社アセットの組み合わせにより半導体量産ライン向けXPS検査装置の実現を目指す ULVAC-PHI ULVAC 半導体電子事業本部 表面分析技術（Hardware, Software） 量産レベルのハンドリング、低パーティクル、タクト 事業間シナジー 半導体量産ライン向けXPS検査装置 27/6期リリース 31/6期までに分析機器・検査装置で受注300億円規模の事業化を目指す R&D（分析機器）から量産（検査装置）まで、シームレスなデータ・情報の提供 生産装置と検査装置とのソリューションの提供 43 検査装置に求められる要求仕様に対して、UL
Slide 44: Copyright© 2025, ULVAC, Inc. All rights reserved
Copyright© 2025, ULVAC, Inc. All rights reserved 44 44